咨询与建议

看过本文的还看了

相关文献

该作者的其他文献

文献详情 >平均电流控制型移相全桥DC-DC变换器输出阻抗及控制环路优化... 收藏

平均电流控制型移相全桥DC-DC变换器输出阻抗及控制环路优化设计

Study of Output Impedance and Control Loop Optimization for Average Current Mode Control Phase-Shift Full Bridge DC-DC Converter

作     者:陈轶涵 韦徵 龚春英 Chen Yihan;Wei Zheng;Gong Chunying

作者机构:南京航空航天大学自动化学院南京210016 

出 版 物:《电工技术学报》 (Transactions of China Electrotechnical Society)

年 卷 期:2013年第28卷第4期

页      面:43-49页

核心收录:

学科分类:080802[工学-电力系统及其自动化] 0808[工学-电气工程] 08[工学] 0807[工学-动力工程及工程热物理] 

主  题:移相全桥DC-DC变换器 级联式变换器 输出阻抗 平均电流控制 

摘      要:级联式变换器广泛应用于分布式发电系统中,为了保证各级变换器自身以及系统集成后变换器的动态和稳态特性,各级变换器的输入输出阻抗及控制环路的设计需要统一考虑。移相全桥DC-DC变换器作为Buck变换器的一种,广泛应用在高频、大功率场合,且相比较电压型控制方法,平均电流型控制可以使变换器获得更好的动态和稳态特性。本文以平均电流控制型移相全桥DC-DC变换器为例,揭示了该型变换器闭环输出阻抗与控制环路参数的相互关系,讨论了电流电压环路补偿网络的参数设计依据,在确保单级变换器本身的动态和稳态特性前提下,通过约束前级DC-DC变换器闭环输出阻抗尖峰,从而保证系统集成后稳定可靠工作。系统仿真与实验结果表明了理论分析的正确性。

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分