90nm CMOS工艺下电压触发的ESD检测电路

作     者：杨兆年 刘红侠 朱嘉 费晨曦 YANG Zhaonian;LIU Hongxia;ZHU Jia;FEI Chenxi

作者机构：西安电子科技大学宽禁带半导体材料与器件教育部重点实验室陕西西安710071 

出 版 物：《西安电子科技大学学报》 (Journal of Xidian University)

年 卷 期：2015年第42卷第3期

页      面：54-60页

核心收录：

学科分类：080903[工学-微电子学与固体电子学] 0808[工学-电气工程] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 0812[工学-计算机科学与技术（可授工学、理学学位）] 

基　　金：国家自然科学基金资助项目(61376099,11235008) 教育部博士点基金资助项目(20130203130002,20110203110012) 航天808所基金资助项目(20140418) 

主　　题：反馈 检测电路 静电放电 电压触发 

摘      要：提出两种90nm 1VCMOS工艺下电压触发的静电放电检测电路.电压触发的静电检测电路避免了纳米级工艺中的MOS电容栅极漏电问题.该检测电路包含一个反馈回路,提高了检测电路的触发效率,同时增加了反馈关断机制,在芯片工作时检测电路由于某些特殊因素误触发后,仍然可以自行关断,而不会进入闩锁状态.在3V静电放电仿真时,该电路能产生28mA触发电流,以开启箝位器件来泄放静电电荷.在25℃正常电压下工作时,漏电流仅为42(45)nA.仿真结果表明,该检测电路可成功用于纳米级CMOS工艺的集成电路静电保护.