一种染色体编码新方法的硬件进化

作     者：张超 刘峥 赵伟 ZHANG Chao;LIU Zheng;ZHAO Wei

作者机构：西安电子科技大学雷达信号处理国家重点实验室陕西西安710071 

出 版 物：《智能系统学报》 (CAAI Transactions on Intelligent Systems)

年 卷 期：2011年第6卷第5期

页      面：450-455页

学科分类：12[管理学] 1201[管理学-管理科学与工程(可授管理学、工学学位)] 07[理学] 08[工学] 081104[工学-模式识别与智能系统] 070104[理学-应用数学] 0835[工学-软件工程] 081101[工学-控制理论与控制工程] 0701[理学-数学] 0811[工学-控制科学与工程] 0812[工学-计算机科学与技术（可授工学、理学学位）] 

基　　金：陕西省自然科学基础研究计划资助项目(SJ08F19) 

主　　题：硬件进化 染色体编码 FPLA Verilog硬件语言 

摘      要：提出了基于FPLA的染色体编码及在此基础上的并行硬件进化方法.该编码方式以与或非门为基本单元,进化时将电路编码染色体按逻辑门分解,进行适应度计算时采用分解逆过程使染色体合并,可以有效缩短进化时间,有利于大规模复杂电路的进化.以4位二进制码转换为格雷码的电路为例进行试验,该方法在20次实验中平均速度提高了32.25%.为实现内进化编写了由染色体生成Verilog硬件语言的C程序,该编码方式同时适用于多输入多输出电路进化且染色体长度可变,利用此特性生成了异构电路,完成了容错,对于实现故障模块在线修复,提高太空恶劣环境中电子系统可靠性具有一定意义.