对四端忆阻器的建模及其电路仿真

作     者：张章 魏亚东 葛志恒 闫林 曾剑敏 刘钢 Zhang Zhang;Wei Yadong;Ge Zhiheng;Yan Lin;Zeng Jianmin;Liu Gang

作者机构：合肥工业大学电子科学与应用物理学院合肥230009 上海交通大学电子信息与电气工程学院上海200240 

出 版 物：《计算机辅助设计与图形学学报》 (Journal of Computer-Aided Design & Computer Graphics)

年 卷 期：2021年第33卷第7期

页      面：1126-1131页

核心收录：

学科分类：08[工学] 080203[工学-机械设计及理论] 0835[工学-软件工程] 0802[工学-机械工程] 0811[工学-控制科学与工程] 0812[工学-计算机科学与技术（可授工学、理学学位）] 

基　　金：国家自然科学基金(U19A2053,61674049) 国家重点实验室开放课题(2019KF003) 中国科学院重点实验室开放课题(IIMDKFJJ-19-04) 中央高校基本科研业务费项目(JZ2020YYPY0089) 

主　　题：四端忆阻器 逻辑电路 随机存取电路 纳米器件 低功耗 

摘      要：在传统二端忆阻器的理论基础上,提出了一种四端忆阻器的模型.该器件的4个端口分别对应于MOS场效应晶体管的栅、源、漏和衬底4个极,可以代替数字电路中的MOS晶体管实现电路功能.利用Verilog-A对该模型的电学特性进行了描述,在Hspice软件环境中利用该模型构建了与非、或非等逻辑电路以及1 bit数据的1R-1R随机存取电路,并搭建外围电路对其进行了功能验证,在仿真层面实现了四端忆阻器在数字电路方面的简单应用,实验结果符合预期.作为一种纳米器件,与MOS晶体管相比,四端忆阻器的尺寸更小、功耗更低.在CMOS工艺尺寸渐渐趋于极限的今天,对四端忆阻器的应用是一个具有一定合理性的发展方向.