基于Booth算法的32×32乘法器IP核设计

作     者：汤晓慧 杨军 吴艳 吴建辉 TANG Xiao-hui;YANG Jun;WU Yan;WU Jian-hui

作者机构：东南大学国家专用集成电路系统工程研究中心南京210096 

出 版 物：《电子器件》 (Chinese Journal of Electron Devices)

年 卷 期：2005年第28卷第1期

页      面：218-220,234页

核心收录：

学科分类：080903[工学-微电子学与固体电子学] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 081201[工学-计算机系统结构] 0812[工学-计算机科学与技术（可授工学、理学学位）] 

主　　题：乘法器 IP核 Booth算法 

摘      要：在Booth算法的基础上,提出了一个适用于多媒体加速单元(Multimedia Accelerator) 的乘法器IP核设计。通过增加一位符号位,本设计支持32×32无符号和有符号乘法。通过一个32×9结合2 bit Booth算法阵列乘法器循环四次加法,完成32bit乘法。前四个时钟周期,每次处理一个9bit乘法,后两个周期分别处理低32 bit和高32 bit加法。我们采用2.5 V, 0.25μm SMIC CMOS工艺,实现乘法器的设计,其中部分积求和部分和ALU单元,Hspice仿真的最大延迟分别为0.64 ns,1.51 ns。