检索结果-南通市图书馆

作者：徐凡华中科技大学

学位级别：硕士

LDPC(Low-density parity-check)码由于其卓越的纠错性能,得到了很大的关注。虽然近8年在构造方法上取得了很大的进展,但是还是存在很多不足,没有一种能够同时在码的性能、计算复杂度、硬件实现都出色的方案。 LDPC码构造方面,本文中提... 详细信息

LDPC(Low-density parity-check)码由于其卓越的纠错性能,得到了很大的关注。虽然近8年在构造方法上取得了很大的进展,但是还是存在很多不足,没有一种能够同时在码的性能、计算复杂度、硬件实现都出色的方案。 LDPC码构造方面,本文中提出了一种综合各方面优点的方案:首先,采用了半随机矩阵的结构来构造LDPC码,使得LDPC码的码参数灵活可变、编码复杂度低;其次,为了弥补在长码情况下,半随机矩阵的随机部分较难避免4环的缺点,将基矩阵扩展引入到半随机矩阵构造法,这样弥补了在长码的情况下较难避免4环的缺点;最后,本文通过基矩阵环、扩展因子以及循环因子的关系选取恰当的循环因子消除环的聚集效应增强了LDPC码的纠错性能。硬件实现方面,由于校验矩阵是基矩阵扩展而来,根据其特点设计了一种新的存储方式,节省了大量的存储空间。 matlab仿真显示,本文构造LDPC码的方法能够消除基矩阵扩展中环的聚集效应,改进前后相比在BER < 10?5dB的区域获得了大于0.4dB的编码增益;同时在不同码率的条件下,LDPC码依然显示出了较强的纠错能力。 modelsim功能仿真显示编码结果和matlab仿真编码结果一致,当码长为4096,码率为1/2时,编码延时大约35μs,具有比较好的实时性。器件选用Xilinx spartan3 XC3S400,synplify综合得到的结果显示LUTs的占用量为3876 (54%),且工作频率为81.5MHz,获得了较高的吞吐量和较小的硬件开销。

关键词：前向纠错码低密度奇偶校验码双对角矩阵环

基于多CORDIC核结构的直接数字频率合成器设计

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于多CORDIC核结构的直接数字频率合成器设计

作者：彭帅华中科技大学

学位级别：硕士

几乎所有的复杂电子系统中,均需要一个稳定、精确的频率源。随着现代通信、雷达、电子对抗等技术的发展,要求宽频带、高分辨率、捷变频、高稳定度的频率合成器。本文在充分总结前人对频率合成技术研究的基础上,提出一种多CORDIC核结构... 详细信息

几乎所有的复杂电子系统中,均需要一个稳定、精确的频率源。随着现代通信、雷达、电子对抗等技术的发展,要求宽频带、高分辨率、捷变频、高稳定度的频率合成器。本文在充分总结前人对频率合成技术研究的基础上,提出一种多CORDIC核结构的直接数字频率合成器,并对其进行了系统级和RTL级的仿真。为了体现新结构的性能优点,将多CORDIC核结构直接数字频率合成器和传统单CORDIC核结构直接数字频率合成器的部分性能参数进行了比较。比较的结果表明,多CORDIC核结构的直接数字频率合成器输出频率带宽为单个CORDIC核结构直接数字频率合成器输出频率带宽的n倍(n为CORDIC核个数),而且在低频段也能大大改善输出频率性能。多CORDIC核结构的直接数字频率合成器为了达到较宽的输出频率带宽,必然要求电路时钟频率较高,因此采用全定制ASIC实现是最佳方案。但由于全定制ASIC流片成本高,设计周期长,故只采用FPGA对多CORDIC核结构直接数字频率合成器的数字部分进行了验证。最后,使用片上在线逻辑分析工具Chipscope对FGPA输出结果进行了测试,测试结果满足要求。系统仿真和FPGA验证结果均表明,多CORDIC核结构直接数字频率合成器能够大大改善频率合成器性能。

关键词：直接数字频率合成器 CORDIC算法 FPGA

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

一种锂离子电池充电器模拟电路的设计与改进

一种锂离子电池充电器模拟电路的设计与改进

作者：丁超华中科技大学

学位级别：硕士

锂离子电池具有体积小、质量轻、能量高、寿命长、可快速充电等优点。相较于其它类型的电池而言,具有明显优越的综合性能,竞争优势不可忽视。它的特点决定了它要求有性能完备的充电管理芯片。本文论述了一种锂离子电池电器芯片的设计... 详细信息

锂离子电池具有体积小、质量轻、能量高、寿命长、可快速充电等优点。相较于其它类型的电池而言,具有明显优越的综合性能,竞争优势不可忽视。它的特点决定了它要求有性能完备的充电管理芯片。本文论述了一种锂离子电池电器芯片的设计。该充电器的工作电压可调。对电池的充电电压固定于4.2V,针对电池的充电特性,本芯片根据电池每一个充电阶段来设计充电器的各项功能,以求达到对电池安全快速地充电的目的。论文详细论述了本充电器芯片若干功能电路的设计分析与改进方法:在通过欠压闭锁电路检测充电条件满足之后,先对电压过低的电池进行预充电。当电池电压达到最小安全电平时,采用电流方式对电池快速充电。当电池最终浮充电压达到预先设计时改用恒压充电。芯片采用最小电流恒压控制实现较高的精度,从而有效利用电池容量并防止电池的过充损坏。芯片中设计了一种BiCMOS带隙基准电压源产生4.2V的稳定电压源,作为其它各部分电路的参考电压;在对传统的数字振荡器电路的分析比较基础上,基于振荡器的基本工作原理,提出了一种新型高性能的RC振荡器;并利用一种新型的比较器复用结构,实现了用一个比较器对四组电压的比较。对应于每一项技术或功能,文中介绍了各个电路模块的结构和工作原理。这些电路改进的措施,简化了电路结构,降低了电路功耗,并提高了精度。芯片的设计采用0.6U0VCD0.1P1A.混合信号模型。通过对各模块和整体电路的功能进行HSPICE仿真,验证了设计的可行性。

关键词：锂离子电池充电器振荡器带隙基准比较器复用

基于0.13um CMOS工艺的800MHz~2500MHz宽带低中频上混频器的设计

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于0.13um CMOS工艺的800MHz~2500MHz宽带低中频上混频器的设计

作者：刘文甲华中科技大学

学位级别：硕士

射频混频器是无线收发系统中的关键模块，它的主要作用是利用混频器电路的非线性实现频率的转换。本论文设计的是一个基于0.13um CMOS工艺的800MHz~2500MHz宽带低中频上混频器，该混频器的输入中频信号为40MHz~500MHz，本振信号为800MHz... 详细信息

射频混频器是无线收发系统中的关键模块，它的主要作用是利用混频器电路的非线性实现频率的转换。本论文设计的是一个基于0.13um CMOS工艺的800MHz~2500MHz宽带低中频上混频器，该混频器的输入中频信号为40MHz~500MHz，本振信号为800MHz~2500MHz，输出的射频信号为800MHz~2500MHz。该混频器工作在1.2V的低电压下，总共消耗的电流在12mA左右，主要应用在900MHz、1900MHz，2.4GHz三个频段。该混频器主要由四个部分组成：IF端口的输入阻抗匹配网络、混频器核心电路、增益放大电路、RF端口的输出阻抗匹配网络。混频器核心电路采用开关折叠结构混频器，它具有较高转换增益，良好的线性度和噪声系数，并且能工作在低电源电压下。该混频器的三个端口都匹配到了50Ω附近，输入阻抗匹配网络采用共栅电路来设计，输出阻抗匹配网络采用共漏电路来设计，而本振端口是利用50Ω的偏置电阻来实现匹配。本论文采用了源简并技术来提高混频器的输入跨导级的线性度。通过仿真分析，本论文设计的上混频具有较高的转换增益，大约为12dB，良好的线性度，输出1dB压缩点大约为-14dBm，输出三阶交调点大约为-0.6dBm，较好噪声性能，噪声系数大约为15dB。

关键词：宽带上混频器阻抗匹配网络开关折叠结构

45MHz2.5GHz 0.18μm CMOS宽带低噪声放大器设计

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

45MHz2.5GHz 0.18μm CMOS宽带低噪声放大器设计

作者：逯召静华中科技大学

学位级别：硕士

由于宽带系统具有高的传输速率，低功耗的优点而被人们所关注，但是现在市场上的产品均以高频的宽带系统为主，且带宽还不够宽。随着IC技术的不断发展，采用COMS工艺实现低频段的宽带系统成为可能。那么，在宽带系统中，低噪声放大器作... 详细信息

由于宽带系统具有高的传输速率，低功耗的优点而被人们所关注，但是现在市场上的产品均以高频的宽带系统为主，且带宽还不够宽。随着IC技术的不断发展，采用COMS工艺实现低频段的宽带系统成为可能。那么，在宽带系统中，低噪声放大器作为射频前端的一个最重要的模块，决定了整个接收机的性能。本论文设计了一个45MHz.5GHz的宽带接收机RF前端——增益可控低噪声放大器，论文从宽带接收机系统入手，分析和推算了宽带接收机的主要性能指标，然后以这些指标为基础，给出了LNA的各项指标。然后介绍了45MHz.5GHz增益可控低噪声放大器的详细设计过程，以及仿真结果、版图设计。电路的实现采用了TSMC0.18μm RF CMOS工艺，仿真结果表明，在AGC模块不工作时，可实现45MHz.5GHz工作频段内，LNA的增益为20dB2.7dB，噪声系数在1.4dB.43dB内，反射系数在-15dB7.5dB内，IIP3在-2.3dBm10dBm之间。在AGC模块工作时，根据不同的控制信号，可实现20dB30dB的可变增益。在1.8V的供电电压下，消耗电流15mA。

关键词：宽带低噪声放大器差分差分倍栅晶体管 CMOS

1.6GHz3.2GHz 0.18μm CMOS宽带低噪声压控振荡器设计

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

1.6GHz3.2GHz 0.18μm CMOS宽带低噪声压控振荡器设计

作者：周功孩华中科技大学

学位级别：硕士

压控振荡器(Voltage-Controlled Osillator，VCO)作为射频收发机的核心模块，产生本地振荡信号，实现射频信号的频谱搬移和信道选择，其调谐范围和相位噪声性能决定了接收机的工作频率以及信号选择性和灵敏度，又由于CMOS器件具备高闪... 详细信息

压控振荡器(Voltage-Controlled Osillator，VCO)作为射频收发机的核心模块，产生本地振荡信号，实现射频信号的频谱搬移和信道选择，其调谐范围和相位噪声性能决定了接收机的工作频率以及信号选择性和灵敏度，又由于CMOS器件具备高闪烁噪声特性，使得基于CMOS工艺的宽带低噪声VCO设计成为现代无线通信系统中研究的热点和难点。在单片系统集成且兼容多种无线通信协议的通信系统发展趋势下，对VCO的设计提出了越来越高的要求，本论文正是在这样的背景下研究设计了1.6GHz.2GHz0.18μm CMOS宽带低噪声VCO。论文首先总结了VCO的研究现状和发展趋势，简要介绍了VCO基本原理与相位噪声理论，最后重点阐述宽带低噪声VCO的设计步骤与研究要点。本课题采用互补型交叉耦合结构实现电路振荡功能，并采用6位电容阵列划分64个子频带，降低频率增益且增大调谐范围。同时，本课题还采用自动幅度控制电路(AAC)，利用峰值检测器检测VCO输出信号峰值，反馈调节尾电流管偏置电压，保证VCO输出幅度在全频段保持稳定，使VCO偏置在最佳工作点，提高相位噪声性能。为降低VCO电路PVT效应，加快锁相环(PLL)锁定速度，本课题还利用数字电路设计自动频率控制模块(AFC)，采用二分法快速搜索最佳工作频带。最后对LC VCO电路进行版图设计。本课题采用TSMC0.18μm1P8M RF CMOS工艺对电路进行仿真验证，仿真结果表明，VCO调谐范围达到1.52GHz.43GHz，调谐率大于77%，在全频段范围内相位噪声性能在中心频率3.2GHz时为-119dBc/Hz@600kz。仿真结果还表明，自动幅度控制电路将VCO输出幅度稳定在1V，使幅度变化率降低90%。利用Spectre-Verilog仿真器进行AFC和PLL的数模混合仿真表明，自动频率控制模块使锁相环频率粗调时间小于6μs。

关键词：压控振荡器宽带低相位噪声开关电容阵列自动幅度控制自动频率控制

基于IEEE 802.11a的OFDM系统的同步技术研究

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于IEEE 802.11a的OFDM系统的同步技术研究

作者：龙耀华华中科技大学

学位级别：硕士

随着互联网的不断发展,作为一种宽带高速无线通信技术的正交频分复（OFDM）技术,已经掀起了当下的一股研究热潮。而无线局域网常常被认为有线网络和用户端计算机之间的“最后一公里”链路。自从第一个无线局域网协议IEEE802.11批准下来... 详细信息

随着互联网的不断发展,作为一种宽带高速无线通信技术的正交频分复（OFDM）技术,已经掀起了当下的一股研究热潮。而无线局域网常常被认为有线网络和用户端计算机之间的“最后一公里”链路。自从第一个无线局域网协议IEEE802.11批准下来,无线宽带通信技术也开始迅猛的发展,而后来又出现的IEEE802.11b,IEEE802.11a等协议,更是促进了它的快速发展。由于OFDM技术其先天具有抗多径衰落及频谱使用率高等特性,预示着为第四代移动通信领域的关键技术。在本篇文章中,重点研究的内容是OFDM无线通信系统中的一个关键技术——同步技术,其中大体包括帧,定时同步,载波同步,最后对整个系统进行模拟仿真。本文主要讨论了基于IEEE 802.11a的突发模式下的OFDM系统的同步问题,指出IEEE802.11a下利用前导字结构快速准确的同步捕获,以及在捕获后利用导频信息进行同步跟踪是适合解决OFDM系统的同步问题的一种策略。获得了完整的系统同步方案:改进了基于训练序列的帧检测联合符号粗定时方法,该算法能够有效确定OFDM符号有用数据信息的起始时刻;鉴于OFDM系统对频偏特别敏感,通过两次频偏估计和补偿,使得在AWGN信道和多径衰落信道中频偏同步尽量接近于理想同步;研究了基于相邻子信道相关的精确符号定时算法,该算法可以应用于信道统计特性未知的情况;分析了同步跟踪的算法、性能和跟踪环路的结构,通过仿真确定了最优环路参数,比较跟踪和未跟踪误差信号的变化。在分块讨论帧同步、定时同步、载波同步后,在已获得一个IEEE802.11a的物理层仿真平台上,对整个同步系统进行模拟仿真并对仿真结果进行分析。本文对同步技术和算法的研究和分析,对下一步的OFDM的接收机的硬件实现具有一定的参考意义。

关键词：正交频分复用同步捕获同步跟踪 IEEE802.11a

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

有源跨导电容低通滤波器的研究与设计

有源跨导电容低通滤波器的研究与设计

作者：郑衷杰华中科技大学

学位级别：硕士

摘要低通滤波器在集成电路设计当中起着至关重要的作用,它能有效阻隔高频率段的信号的传播从而获得我们需要的信号,同时,它还能为我们提供适当的增益来将信号放大。在过去的集成电路设计时代,模拟低通滤波器的研究仅仅局限于有源滤波... 详细信息

摘要低通滤波器在集成电路设计当中起着至关重要的作用,它能有效阻隔高频率段的信号的传播从而获得我们需要的信号,同时,它还能为我们提供适当的增益来将信号放大。在过去的集成电路设计时代,模拟低通滤波器的研究仅仅局限于有源滤波器和无源滤波器的研究,但是考虑到之前的工艺和设计手法非常不利于片上的集成,即低通滤波器占用的面积比较大,并且功耗也比较高,在工艺上不利于实现。因此,我们需要提出全新的结构,本文便是本着这个出发点,具体研究了一种新型的低通滤波器,即有源低通跨导电容滤波器。本文围绕着如何设计一个有源低通跨导电容滤波器为主要问题,分步骤详细研究了各个过程,并且在理论上和实际仿真过程当中对设计的有源低通跨导电容滤波器进行了检验。与之前的有源低通滤波器相比,该有源低通跨导电容滤波器不仅能实现滤除高频信号的功能,而且在增益方面做到了很大的提高。本文不但设计出的滤波器提供了比较高的增益,还在其他参数的折衷方面做到了比较令人满意的结果,比如说在低功耗和减小芯片面积上也有部分的提高。本文是基于“CMOS 0.18μm”的工艺,使用Cadence工具进行仿真,仿真结果显示,研究设计基本满足设计要求。最后得出的滤波器达到截止频率8MHz,增益为41dB,另外其他指标也满足各项要求。

关键词：有源低通滤波器跨导电容单元有源跨导电容滤波器高增益低功耗

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

单片零中频无线发射器载波泄漏消除技术研究

单片零中频无线发射器载波泄漏消除技术研究

作者：张长弓华中科技大学

学位级别：硕士

在蜂窝通信系统的射频收发器的制造工艺中，硅锗（SiGe）双极CMOS（BiCMOS）工艺一直占据主导地位。然而，近年来，为了满足高容量和低成本的需求，越来越多的RF收发器开始采用CMOS技术。直接变频发射机是一种极具吸引力的结构，相比... 详细信息

在蜂窝通信系统的射频收发器的制造工艺中，硅锗（SiGe）双极CMOS（BiCMOS）工艺一直占据主导地位。然而，近年来，为了满足高容量和低成本的需求，越来越多的RF收发器开始采用CMOS技术。直接变频发射机是一种极具吸引力的结构，相比于超外差结构，由于其固有的紧凑性和易于集成的特点，它已被广泛应用于实现低成本低功耗高集成的收发器设计中。然而直接变频发射机却存在一个重要的载波泄漏的缺陷，这是直接变频发射机在设计中需要面对的主要挑战之一。在本篇论文中，首先讲述了无线通信的发展概况，并对WCDMA系统进行了简要介绍。之后对零中频的收发信机的优缺点进行了总结。并阐述了本文中的发射机采用零中频结构的原因。在分析了发射机系统参数的基础上，讲述了高线性，高输出功率，载波抑制的用于宽带码分多址（WCDMA）的CMOS直接变频发射机。在CDMA制式中，由于功率控制范围较大，载波泄漏将严重影响发射机在低功率输出下的性能，所以必须对载波泄漏进行消除。此外，过多的载波泄漏也会影响到功率控制精度的要求和限制信道容量。采用电路技术抑制载波泄漏成为高集成直接变频发射机的关键。本文将对直接变频发射机的载波泄漏技术进行深入探讨，分析直接变频发射机载波泄漏的原因和来源。在此基础上提出一种校正技术，以保证直接变频结构能够满足WCDMA系统发射机的性能要求。通过采用功率检测器检测，校准电路对基带直流偏移电压进行调整，实现对载波泄漏的抑制，通过采用合适的自动校准算法，实现在正交调制器的输出端的载波泄漏功率最小化。

关键词：零中频载波泄漏射频前端 WCDMA 移动通信

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基带处理器芯片的低功耗设计实现

基带处理器芯片的低功耗设计实现

作者：陈普凡华中科技大学

学位级别：硕士

现今集成电路的发展也伴随着移动互联网的发展以及手持设备的广泛运用,集成电路的功耗变成除时钟频率以及面积外又一个值得关注的问题。而低功耗技术则变成了集成电路设计中值得研究的课题。本文分析了CMOS电路功耗的主要组成,其组成主... 详细信息

现今集成电路的发展也伴随着移动互联网的发展以及手持设备的广泛运用,集成电路的功耗变成除时钟频率以及面积外又一个值得关注的问题。而低功耗技术则变成了集成电路设计中值得研究的课题。本文分析了CMOS电路功耗的主要组成,其组成主要分为静态功耗以及动态功耗。并且按照芯片设计的不同阶段研究了目前常用的低功耗设计方法,主要设计阶段包括系统设计、电路设计、电路综合以及设计实现过程中。数字电路的低功耗设计是贯穿于芯片设计的整个阶段。目前常用的低功耗设计方法有门控时钟、多阈值电压、电源关掉、多电源供电技术等。同时本文以武汉芯泰公司基带处理芯片BB为研究对象,后端设计采用的工艺为SMIC130nm G,主要在电路综合以及版图设计阶段实现低功耗设计。并针对该芯片,本文按照设计阶段的不同,首先在电路综合阶段研究了结点电容优化、多阈值电压技术、操作数隔离技术、门控时钟技术对电路动态功耗以及静态功耗优化的程度。同时在版图设计阶段着重研究了使用UPF/CPF电源约束对基带处理芯片BB进行电源关掉设计以及时钟树综合低功耗实现。经过多方面的实验,结点电容技术对功耗的优化能达到2%、多阈值电压设计对功耗的优化能达到28%、操作数隔离技术在多组合电路中的功耗优化能达到15%、门控时钟技术在多时序电路中优化能达到70%、低功耗时钟树技术对时钟树的功耗优化能达到50%

关键词：低功耗多阈值门控时钟时钟树